REPUBLIQUE FRANÇAISE



BREVET D'INVENTION

CERTIFICAT D'UTILITÉ - CERTIFICAT D'ADDITION

COPIE OFFICIELLE

Le Directeur général de l'Institut national de la propriété industrielle certifie que le document ci-annexé est la copie certifiée conforme d'une demande de titre de propriété industrielle déposée à l'Institut.

Fait à Paris, le 0 4 AOUT 2003

Pour le Directeur général de l'Institut national de la propriété industrielle Le Chef du Département des brevets

Martine PLANCHE

INSTITUT NATIONAL DE LA PROPRIETE INDUSTRIELLE 26 bis, rue de Saint Petersbourg 75800 PARIS cedex 08 Téléphone : 33 (0)1 53 04 53 04 Télécopie : 33 (0)1 53 04 45 23 www.inpi.fr

SIEGE

	P P		



BREVET D'INVENTION CERTIFICAT D'UTILITÉ

Code de la propriété intellectuelle-Livre VI



urg REQUÊTE EN DÉLIVRANCE 1/2

Téléphone : 01 53 04 53 04 Télécopie : 01 42 94 86 54


Adresse électronique (facultatif)

Cet imprimé est à remplir lisiblement à l'encre noire Réservé à L'INPI REMISE DES PIÈCES NOM ET ADRESSE DU DEMANDEUR OU DU MANDATAIRE À QUI LA 13 SEPT 2002 CORRESPONDANCE DOIT ÊTRE ADRESSÉE DATE 38 INPI GRENOBLE LIEU Cabinet Michel de Beaumont N° D'ENREGISTREMENT 0211418 1 rue Champollion NATIONAL ATTRIBUÉ PAR L'INPI 38000 GRENOBLE DATE DE DÉPÔT ATTRIBUÉE 1 3 SEP. 2002 PAR L'INPI Vos références pour ce dossier (facultatif) B5556 N° attribué par l'INPI à la télécopie Confirmation d'un dépôt par télécopie Cochez l'une des 4 cases suivantes NATURE DE LA DEMANDE X Demande de Brevet Demande de certificat d'utilité Demande divisionnaire Date N° Demande de brevet initiale 1 1 Date ou demande de certificat d'utilité initiale N° Transformation d'une demande de Date 1 1 Demande de brevet intiale N° brevet européen TITRE DE L'INVENTION (200 caractères ou espaces maximum) TRANSFORMATION D'UN SIGNAL PÉRIODIQUE EN UN SIGNAL DE FRÉQUENCE AJUSTABLE Pays ou organisation DÉCLARATION DE PRIORITÉ N° **OU REQUÊTE DU BÉNÉFICE DE** Date Pays ou organisation LA DATE DE DÉPÔT D'UNE N٥ Date / / DEMANDE ANTÉRIEURE **FRANÇAISE** Pays ou organisation Date / S'il y a d'autres priorités, cochez la case et utilisez l'imprimé "Suite" S'il y a d'autres demandeurs, cochez la case et utilisez l'imprimé "Suite" **6** DEMANDEUR STMicroelectronics SA Nom ou dénomination sociale Prénoms Forme juridique Société anonyme N° SIREN Code APE-NAF ADRESSE 29, Boulevard Romain Rolland MONTROUGE 92120 Code postal et ville **FRANCE** Pays Française Nationalité N° de téléphone (facultatif) N° de télécopie (facultatif)



1er dépôt·

BREVET D'INVENTION CERTIFICAT D'UTILITÉ





Code de la propriété intellectuelle-Livre VI

REQUÊTE EN DÉLIVRANCE 2/2

Réservé à L'INPI REMISE DES PIÈCES 13 SEPT 2002 DATE 38 INPI GRENOBLE LIEU 0211418 N° D'ENREGISTREMENT NATIONAL ATTRIBUÉ PAR L'INPI Vos références pour ce dossier : (facultatif) B5556 MANDATAIRE Nom Prénom Cabinet ou Société Cabinet Michel de Beaumont N° de pouvoir permanent et/ou de lien contractuel Rue 1 Rue Champollion ADRESSE Code postal et ville 38000 **GRENOBLE** N° de téléphone (facultatif) 04.76.51.84.51 N° de télécopie (facultatif) 04.76.44.62.54 Adresse électronique (facultatif) cab.beaumont@wanadoo.fr INVENTEUR (S) Les inventeurs sont les demandeurs X Non Dans ce cas fournir une désignation d'inventeur (s) séparée Uniquement pour une demande de brevet (y compris division et transformation) RAPPORT DE RECHERCHE Établissement immédiat Х ou établissement différé Paiement en trois versements, uniquement pour les personnes physiques Paiement échelonné de la redevance X Non Uniquement pour les personnes physiques (C) **RÉDUCTION DU TAUX DES** Requise pour la première fois pour cette invention (joindre un avis de non-imposition) **REDEVANCES** Requise antérieurement à ce dépôt (joindre une copie de la décision d'admission pour cette invention ou indiquer sa référence) : Si vous avez utilisé l'imprimé "Suite", indiquez le nombre de pages jointes ◍ VISA DE LA PREFECTURE SIGNATURE DU DEMANDEUR **OU DU MANDATAIRE** (Nom et qualité du signataire) Michel de Beaumont Mandataire nº 92-1016

La loi n°78-17 du 6 janvier 1978 relative à l'informatique, aux fichiers et aux libertés s'applique aux réponses faites à ce formulaire. Elle garantit un droit d'accès et de rectification pour les données vous concernant auprès de l'INPI.

TRANSFORMATION D'UN SIGNAL PERIODIQUE EN UN SIGNAL DE FREQUENCE AJUSTABLE

La présente invention concerne les dispositifs de transformation d'un signal de référence périodique en un signal de fréquence ajustable.

De tels dispositifs sont par exemple utilisés dans des circuits de transmission de données en série entre un ordinateur et des disques durs.

5

10

Les données à émettre arrivent du coeur de l'ordinateur en parallèle sur chaque circuit de transmission généralement par l'intermédiaire d'un bus dit PCI (de l'anglais Peripheral Communication Interface). En sortie de chaque circuit de transmission, un sérialiseur émet des données série sur un câble de liaison tel qu'un câble coaxial ou une liaison à fibres optiques.

Afin de limiter les émissions électromagnétiques lors de la transmission de données sur les câbles de liaison, les données série peuvent être émises à fréquence variable. De façon classique, la fréquence d'émission varie entre une fréquence de référence, par exemple 1 GHz, et une fréquence plus lente d'au plus 5%, par exemple 995 MHz. La modulation en fréquence est périodique, la fréquence de modulation étant couramment comprise entre 30 et 33 kHz.

commandant le sérialiseur.

5

10

15

20

25

30

A partir d'un signal d'horloge de référence, variant à la fréquence de référence, un dispositif de transformation fournit un signal d'horloge ayant une fréquence de sérialisation

Certains dispositifs de transformation de fréquence connus sont réalisés avec un circuit de boucle à verrouillage de phase, ou PLL, de l'anglais "Phase Locked Loop".

Un inconvénient de tels dispositifs est que leur surface peut être très importante.

De plus, ces dispositifs comprennent de façon générale des circuits analogiques : un oscillateur commandé en tension et un filtre passe-bas. Ces circuits analogiques doivent être adaptés à chaque technologie de circuits intégrés, et le fonctionnement de tels circuits dans toutes les configurations possibles notamment de température, de procédé de fabrication, et de tension d'alimentation, pose plus de problèmes que celui de circuits entièrement numériques.

Un objet de la présente invention est de prévoir un dispositif de transformation de fréquence peu volumineux.

Un autre objet de la présente invention est de prévoir un tel dispositif entièrement numérique.

Un autre objet de la présente invention est de prévoir un tel dispositif de structure simple.

Pour atteindre ces objets, la présente invention prévoit un dispositif de transformation d'un signal d'entrée périodique en un signal de sortie de fréquence distincte, comprenant deux moyens de retard réglables recevant le signal d'entrée, la différence entre les retards maximal et minimal de chaque moyen de retard étant supérieure à une période du signal d'entrée, un multiplexeur sélectionnant le signal de sortie de l'un ou l'autre des moyens de retard, des moyens de commande pour, selon que la fréquence du signal de sortie doit être inférieure ou supérieure à la fréquence du signal d'entrée, faire croître ou décroître au rythme du signal d'entrée, ou à un multiple de ce rythme, le retard du moyen de retard sélectionné,

10

15

20

25

30

35

et commander un retard minimal ou maximal pour le moyen de retard non sélectionné et un comparateur de phase adapté à changer la sélection du multiplexeur quand les transitions des signaux sortants des moyens de retard correspondant à une même transition du signal d'entrée sont décalées d'une durée supérieure ou égale à une période du signal d'entrée.

Selon un mode de réalisation d'un tel dispositif de transformation, les moyens de commande comprennent des moyens pour fixer le rythme d'augmentation ou de diminution du retard du moyen de retard.

Selon un mode de réalisation d'un tel dispositif de transformation, le retard du moyen de retard est susceptible de varier par incréments ou décréments et les moyens de commande comprennent des moyens pour fixer la valeur d'incrément ou de décrément.

Selon un mode de réalisation d'un tel dispositif de transformation, chaque moyen de retard comprend plusieurs éléments de retard en série, la sortie de chaque élément de retard étant reliée à la sortie du moyen de retard par l'intermédiaire d'un interrupteur, l'entrée du premier élément de retard étant reliée à l'entrée du moyen de retard.

Selon un mode de réalisation d'un tel dispositif de transformation, le comparateur de phase (16) comprend deux portes NON-ET à deux entrées, la sortie d'une porte NON-ET étant reliée à une première entrée de l'autre porte NON-ET, chaque porte NON-ET recevant sur sa seconde entrée un des signaux sortants desdits moyens de retard, un de ces signaux étant transmis à l'entrée de commande d'une première bascule par l'intermédiaire d'un circuit non inverseur présentant un retard, la sortie d'une des porte NON-ET étant reliée à l'entrée de données de la première bascule, la sortie de la première bascule commandant une seconde bascule dont la sortie est reliée à son entrée par l'intermédiaire d'un inverseur, la sortie de la seconde bascule commandant le multiplexeur du dispositif de transformation.

10

15

20

25

30

35

Selon un mode de réalisation d'un tel dispositif de transformation, le retard d'un des moyens de retard augmente ou diminue seulement pendant un ou plusieurs cycles d'un ensemble de cycles du signal d'entrée, le nombre d'augmentations ou de diminutions du retard sur un ensemble de cycles étant d'autant plus élevé que la fréquence du signal de sortie est éloignée de la fréquence du signal d'entrée.

Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :

la figure 1 est un schéma d'un dispositif de transformation de fréquence selon la présente invention ;

la figure 2 est un diagramme illustrant la forme des signaux en divers points du dispositif de la figure 1 ;

la figure 3 est un schéma d'un mode de réalisation d'un moyen de retard du dispositif de la présente invention ;

la figure 4 est un schéma d'un mode de réalisation du comparateur de phase du dispositif de la présente invention ; et

la figure 5 est un diagramme illustrant les signaux en divers points du dispositif de la figure 1 selon une variante d'utilisation du dispositif.

La figure 1 est un schéma d'un dispositif de transformation 10 d'un signal d'horloge de référence CLK_{ref} de fréquence f_{ref} et de période T, en un signal d'horloge CLK_S de fréquence f_S différente de f_{ref} . Le dispositif 10 comprend deux moyens de retard réglables 11 (DEL1) et 12 (DEL2) qui reçoivent le signal CLK_{ref} et fournissent respectivement des signaux S_1 et S_2 . Le signal S_1 est retardé par rapport à CLK_{ref} d'un retard DEL $_1$ réglable sur commande d'un circuit de commande (CONT) 13. Le signal S_2 est retardé par rapport à CLK_{ref} d'un retard DEL $_2$ réglable sur commande d'un circuit de commande (CONT) 14. Un multiplexeur (MUX) 15 reçoit le signal S_1 sur son entrée "0" et le signal S_2 sur son entrée "1". Un signal de sélection Φ_{M}

commande le multiplexeur 15 qui fournit le signal d'horloge ${\rm CLK_S}$. Un comparateur de phase (P) 16 reçoit les signaux ${\rm S_1}$ et ${\rm S_2}$ et fournit le signal de sélection $\Phi_{\rm M}$. Les circuits de commande 13 et 14 sont identiques et reçoivent le signal d'horloge ${\rm CLK_{ref}}$, le signal de sélection $\Phi_{\rm M}$ ainsi qu'un signal de commande $\Phi_{\rm C}$ indiquant la fréquence souhaitée.

La figure 2 est un diagramme des signaux CLK_{ref}, S₁, S_2 , Φ_M et CLK_S du dispositif de la figure 1, dans le cas où la fréquence f_s recherchée est inférieure à la fréquence de référence fref. Le signal d'horloge de référence CLKref est périodique, avec dans cet exemple un rapport cyclique de 50%. Six périodes complètes de CLK_{ref} sont représentées en figure 2. Initialement, à un instant t_0 , le signal de sélection Φ_M est au niveau "0" et le signal S_1 est sélectionné. Le retard DEL2 du moyen de retard 12 est minimal et égal à T/4. Le retard DEL1 du moyen de retard 11 augmente progressivement de T/4, à la fréquence fref. Les premiers fronts montants représentés des signaux S₁ et CLK_{ref} sont décalés d'une demi-période de référence (2T/4). Les 2ièmes fronts montants des signaux S1 et CLK_{ref} sont décalés de 3T/4. Les 3^{ièmes} fronts montants des signaux S₁ et CLK_{ref} sont décalés de T. Les 4^{ièmes} fronts montants des signaux S₁ et CLK_{ref} sont décalés de 5T/4.

10

15

20

25

30

35

Pendant toute cette durée, le signal S2 est décalé de T/4 par rapport au signal CLK_{ref} . Le multiplexeur 15 fournit le signal S_1 jusqu'au quatrième front montant de S_1 . A cet instant 4ièmes fronts montants des t₁, signaux S_1 correspondant au décalage du quatrième front montant du signal CLKref sont décalés d'une période de référence T. Le comparateur de phase 16 fait alors commuter le signal de sélection Φ_{M} de 0 à 1 et le multiplexeur sélectionne le signal S2. Lors du front montant suivant du signal CLK_{ref}, c'est-à-dire le sixième front montant représenté à un instant t_2 , le retard DEL_2 du moyen de retard 12 est augmenté et les 6^{ièmes} fronts montants des signaux S2 et CLKref sont décalés d'une demi-période de référence (2T/4), alors que le retard DEL1 reste constant et égal à T/4.

10

15

20

25

30

35

Le retard DEL2 augmente jusqu'à ce que les fronts montants des signaux S_1 et S_2 correspondant à un même front montant de ${\rm CLK_{ref}}$ soient décalés de la période T. A ce moment, la sélection s'inverse de nouveau.

La période du signal d'horloge CLK $_{\rm S}$ est donc égale dans cet exemple à une période de référence plus un quart, soit 5T/4. La fréquence f $_{\rm S}$ est donc égale à 800 MHz quand la fréquence de référence vaut 1 GHz.

Le comparateur de phase 16 du dispositif de transformation 10 de la figure 1 a donc pour fonction de détecter le moment où les fronts montants des signaux S_1 et S_2 correspondant à un même front montant du signal d'horloge CLK_{ref} sont décalés d'une durée supérieure ou égale à une période de référence T. Le comparateur de phase 16 change alors le niveau du signal de sélection Φ_M . Le moyen de retard précédemment sélectionné prend un retard minimal (T/4). Le retard du moyen de retard nouvellement sélectionné augmente.

De façon générale, le comparateur de phase 16 peut détecter le moment où des transitions déterminées, un front montant ou descendant, des signaux S_1 et S_2 correspondant à une même transition du signal ${\rm CLK_{ref}}$, sont décalés d'au moins une période T.

Les circuits de commande 13 et 14 peuvent être réalisés au moyen d'une machine d'états finis adaptée à faire croître le délai du moyen de retard sélectionné au rythme du signal CLK_{ref} et à positionner l'autre moyen de retard sur le retard minimal.

La figure 3 est un schéma d'un mode de réalisation des moyens de retard 11, 12 utilisés dans le dispositif de transformation 10 de la présente invention. Le moyen de retard comprend n éléments de retard D_1 à D_n en série, l'entrée E du moyen de retard étant reliée à l'entrée de l'élément de retard D_1 . Un élément de retard peut par exemple être constitué de deux inverseurs en série. La sortie d'un élément de retard D_1 , i étant compris entre 1 et n, est reliée à la sortie S du moyen de

10

15

20

25

30

retard par l'intermédiaire d'un interrupteur a_i . Le retard minimal entre E et S est obtenu en fermant l'interrupteur a_1 et en ouvrant tous les autres interrupteurs. Le retard entre E et S peut être progressivement augmenté en sélectionnant successivement les interrupteurs a_2 , a_3 et ainsi de suite.

Le nombre d'éléments de retard doit être tel que la différence entre le retard maximal obtenu en sélectionnant l'interrupteur a_n et le retard minimal obtenu en sélectionnant l'interrupteur a_1 soit supérieure à une période de référence T afin d'assurer un fonctionnement correct du dispositif 10. Il faut en effet que le moyen de retard sélectionné change au plus tard quand le retard du moyen de retard sélectionné est maximal.

Il existe d'autres moyens de retard plus perfectionnés tels que celui décrit dans la demande de brevet français 97 11 022 de la demanderesse.

La figure 4 est un schéma d'un mode de réalisation du comparateur de phase 16 du dispositif de transformation de la présente invention. Le comparateur de phase 16 comprend deux portes NON-ET 20 et 21 à deux entrées. La sortie de la porte NON-ET 20 est reliée à une entrée de la porte NON-ET 21 et la sortie de la porte NON-ET 21 est reliée à une entrée de la porte NON-ET 20. La seconde entrée de la porte NON-ET 20 reçoit le signal S_1 et la seconde entrée de la porte NON-ET 21 reçoit le signal S_2 . Le signal S_1 est transmis à l'entrée de commande d'une bascule 22 par l'intermédiaire d'un circuit non inverseur 23 présentant un certain retard. La sortie de la porte NON-ET 20 est reliée à l'entrée de données D_1 de la bascule 22. La sortie Q₁ de la bascule 22 commande une bascule 24 montée en compteur, la sortie Q_2 de la bascule 24 étant reliée à son entrée de données D_2 par l'intermédiaire d'un inverseur 25. La sortie Q_2 de la bascule 24 fournit le signal de sélection $\Phi_{ extsf{M}}$ qui commande le multiplexeur 15 du dispositif de transformation de fréquence 10.

Les sorties Q_1 et Q_2 des bascules 22 et 24 sont 35 initialement positionnées à "1" et "0" par l'intermédiaire par

exemple de signaux d'initialisation (Set, Reset). Tant que les signaux S_1 et S_2 sont décalés de moins d'une demi-période (T/2), la sortie Q_1 de la bascule 22 reste à 1. Au moment où le décalage des signaux S_1 et S_2 dépasse une demi-période, la sortie Q_1 de la bascule 20 passe de 1 à 0. Tant que le décalage des signaux S_1 et S_2 reste compris entre une demi-période (T/2) et une période T, la sortie Q_1 de la bascule 20 reste à 0. Puis quand les signaux S_1 et S_2 sont décalés d'au moins une période T, la sortie Q_1 de la bascule 22 passe de 0 à 1. La sortie Q_2 de la bascule 24 change d'état. Le signal de sélection Φ_M changeant d'état, la sélection du multiplexeur 15 s'inverse. Les signaux S_1 et S_2 se décalent à nouveau progressivement et la sortie Q_1 de la bascule 22 passe de nouveau de 1 à 0 et de 0 à 1 et la sélection du multiplexeur s'inverse de nouveau.

La figure 5 illustre, à titre d'exemple, un autre diagramme possible des signaux du dispositif de transformation 10 de la présente invention. Dans le cas où l'on souhaite obtenir une fréquence $f_{\rm S}$ relativement proche de $f_{\rm ref}$ et variable, il devient impossible de réaliser un moyen de retard tel que représenté en figure 4 avec des éléments de retard ayant un temps de propagation très petit, par exemple de l'ordre de 1 fs. Les technologies récentes de fabrication de circuits intégrés permettent en effet de réaliser des éléments de retard ayant un temps de propagation au minimum égal à 10 ps. La présente invention prévoit alors un moyen de fournir un signal d'horloge ${\rm CLK_S}$ ayant sur X cycles d'horloge, une fréquence moyenne égale à la fréquence $f_{\rm S}$ souhaitée.

Le diagramme de la figure 5 est obtenu avec des moyens de retard composés chacun de six éléments de retard ayant un temps de propagation τ identique et pris égal dans cet exemple à 1/6 de la période de référence T du signal ${\rm CLK_{ref}}$. Les $1^{\rm ers}$ fronts montants représentés des signaux S_1 et ${\rm CLK_{ref}}$ sont décalés de τ . Le retard DEL1 est ensuite augmenté et vaut alors 2τ . Les $2^{\rm lèmes}$ fronts montants des signaux S_1 et ${\rm CLK_{ref}}$ sont ainsi décalés de 2τ . Le retard DEL1 est ensuite inchangé pendant

10

15

20

25

30

35

trois cycles du signal CLK_{ref} . Φ_M étant nul initialement, le multiplexeur 15 fournit le signal S_1 . Le signal d'horloge CLK_S a sur ses quatre premiers cycles représentés, une période moyenne égale à 5T/4, ce qui correspond à une fréquence moyenne f_{S1} de $(4/5)*f_{ref}$.

Les 6 $^{i\`{e}mes}$ fronts montants des signaux S_1 et CLK_{ref} sont décalés de 3τ . Le retard DEL1 du moyen de retard 11 est ensuite constant pour les trois cycles suivants du signal CLK_{ref} . La fréquence moyenne du signal d'horloge CLK_S entre ses $5^{i\`{e}me}$ et $9^{i\`{e}me}$ fronts montants est identique à la fréquence entre ses 1^{er} et $4^{i\`{e}me}$ fronts montants et est égale à f_{S1} .

Les $10^{1\text{\`emes}}$ et $11^{1\text{\`emes}}$ fronts montants des signaux S_1 et CLK_{ref} sont décalés de 4τ . Puis une nouvelle augmentation du retard DEL1 est effectuée sur le $12^{1\text{\`eme}}$ cycle du signal CLK_{ref} , et les $12^{1\text{\`emes}}$ et $13^{1\text{\'emes}}$ fronts montants des signaux S_1 et CLK_{ref} , sont décalés de 5τ . Dans l'espace de quatre cycles du signal CLK_S , deux incréments égaux à τ ont été effectués, sa fréquence moyenne f_{S2} est alors plus faible et vaut $(2/3)*f_{\text{ref}}$.

De façon similaire, un incrément du retard DEL1 est effectué pour les 14 ième et 16 ième cycles de ${\rm CLK_{ref}}$. Les 14 ièmes et 15 ièmes fronts montants des signaux ${\rm S_1}$ et ${\rm CLK_{ref}}$ sont décalés de 6 τ et leurs 16 ièmes et 17 ièmes fronts montants sont décalés de 7 τ . La fréquence moyenne du signal ${\rm CLK_S}$ entre ses 13 ième et 17 ième fronts montants est alors égale à ${\rm f_{S2}}$.

Pendant toute cette période, entre le 1^{er} et le 16^{ième} front montant du signal CLK_S, le signal S₂ suit le signal CLK_{ref} avec un retard DEL2 minimal égal à τ . La sortie Q₁ de la bascule 20 du comparateur de phase 16 est initialement à 1. Puis quand les signaux S₁ et S₂ sont en opposition de phase, c'est-à-dire sur le 10^{ième} front montant du signal S₁, la sortie Q₁ passe à zéro. Au moment où les signaux S₁ et S₂ sont à nouveau en phase, c'est-à-dire sur le 16^{ième} front montant du signal S₁ et le 17^{ième} front montant du signal S₂, la sortie Q₁ passe à un, et le signal de sélection Φ_{M} initialement à "0" passe à "1". Le multiplexeur 15 fournit le signal S₂. Le retard DEL1 est alors

rendu minimal et égal à τ , et le retard DEL2 va croître. Les 19ièmes et 20ièmes fronts montants des signaux S_2 et CLK_{ref} sont décalés de 2τ et leurs 21ièmes et 22ièmes fronts montants sont décalés de 3τ . La fréquence f_S du signal CLK_S entre ses 17ièmes et 21ièmes fronts montants est donc égale à f_{S2} .

Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaı̂tront à l'homme de l'art. En particulier, le dispositif de transformation de la présente invention peut être utilisé pour fournir un signal d'horloge CLKs ayant une fréquence f_s plus élevée que la fréquence $f_{\rm ref}$ du signal d'horloge de référence CLKref. Pour ce faire, les retards DEL1 et DEL2 des moyens de retard 11 et 12 seront initialement maximums. Puis le retard du moyen de retard sélectionné sera progressivement diminué, le retard de l'autre moyen de retard restant maximum. Quand les deux signaux S_1 et S_2 sont à nouveau en phase, la sélection s'inverse.

10

15

De plus, l'homme de l'art saura réaliser d'autres moyens de retard et d'autres comparateurs de phase.

REVENDICATIONS

- 1. Dispositif de transformation d'un signal d'entrée périodique (CLK_{ref}) en un signal de sortie (CLK_{s}) de fréquence distincte, caractérisé en ce qu'il comprend :
- deux moyens de retard réglables (11, 12) recevant le signal d'entrée, la différence entre les retards maximal et minimal de chaque moyen de retard étant supérieure à une période du signal d'entrée;
- un multiplexeur (15) sélectionnant le signal de sortie (S_1 ou S_2) de l'un ou l'autre des moyens de retard ;
- des moyens de commande (13, 14) pour, selon que la fréquence du signal de sortie doit être inférieure ou supérieure à la fréquence du signal d'entrée, faire croître ou décroître au rythme du signal d'entrée, ou à un multiple de ce rythme, le retard du moyen de retard sélectionné, et commander un retard minimal ou maximal pour le moyen de retard non sélectionné; et

10

15

20


- un comparateur de phase (16) adapté à changer la sélection du multiplexeur quand les transitions des signaux sortants des moyens de retard $(S_1,\ S_2)$ correspondant à une même transition du signal d'entrée sont décalées d'une durée supérieure ou égale à une période du signal d'entrée.
- 2. Dispositif de transformation selon la revendication 1, dans lequel les moyens de commande comprennent des moyens pour fixer le rythme d'augmentation ou de diminution du retard du moyen de retard.
- 3. Dispositif de transformation selon la revendication 1, dans lequel le retard du moyen de retard est susceptible de varier par incréments ou décréments et dans lequel les moyens de commande comprennent des moyens pour fixer la valeur d'incrément ou de décrément.
- 4. Dispositif de transformation selon la revendication 1, dans lequel chaque moyen de retard comprend plusieurs éléments de retard (D_1 à D_n) en série, la sortie de chaque élément de retard étant reliée à la sortie (S) du moyen de retard par l'intermédiaire d'un interrupteur (a_1 à a_n), l'entrée


10

15

du premier élément de retard (D_1) étant reliée à l'entrée du moyen de retard (E).

- 5. Dispositif de transformation selon la revendication 1, dans lequel le comparateur de phase (16) comprend deux portes NON-ET (20,21) à deux entrées, la sortie d'une porte NON-ET étant reliée à une première entrée de l'autre porte NON-ET, chaque porte NON-ET recevant sur sa seconde entrée un des signaux sortants desdits moyens de retard, un de ces signaux étant transmis à l'entrée de commande d'une première bascule l'intermédiaire d'un circuit non inverseur présentant un retard, la sortie d'une des portes NON-ET étant reliée à l'entrée de données (D₁) de la première bascule, la sortie de la première bascule (Q_1) commandant une seconde bascule (24) dont la sortie (Q_2) est reliée à son entrée (D_2) par l'intermédiaire d'un inverseur (25), la sortie de la seconde bascule commandant le multiplexeur (15) du dispositif transformation.
- 6. Dispositif de transformation selon la revendication 1, dans lequel le retard d'un des moyens de retard augmente ou diminue seulement pendant un ou plusieurs cycles d'un ensemble de cycles du signal d'entrée, le nombre d'augmentations ou de diminutions du retard sur un ensemble de cycles étant d'autant plus élevé que la fréquence du signal de sortie est éloignée de la fréquence du signal d'entrée.








Fig 3





Fig 4



reçue le 04/10/02



DEPARTEMENT DES BREVETS
bis, rue de Saint Pétersbourg
75800 Paris Cedex 08

الله في الله

BREVET D'INVENTION, CERTIFICAT D'UTILITÉ N° 55 -1328

Code de la propriété intellectuelle-Livre VI

DÉSIGNATION D'INVENTEUR(S) PAGE N°1/1 (Si le demandeur n'est pas l'inventeur ou l'unique inventeur)

Cet imprimé est à remplir lisiblement à l'encre noire Vos références pour ce dossier B5556 (facultatif) 0211418 N° D'ENREGISTREMENT NATIONAL TITRE DE L'INVENTION (200 caractères ou espaces maximum) TRANSFORMATION D'UN SIGNAL PÉRIODIQUE EN UN SIGNAL DE FRÉQUENCE AJUSTABLE LE(S) DEMANDEUR(S): STMicroelectronics SA DESIGNE (NT) EN TANT QU'INVENTEUR(S) : (Indiquez en haut à droite "Page N°1/1" S'il y a plus de trois inventeurs, utilisez un formulaire identique et numérotez chaque page en indiquant le nombre total de pages). Prenoms & Nom Roland Marbot Rue 4, Rue Charles Gounod **ADRESSE** Code postal et ville 38360 SASSENAGE, FRANCE Société d'appartenance (facultatif) Prénoms & Nom Franck Hellard Rue 31, Rue Humbert II **ADRESSE** Code postal et ville 38000 GRENOBLE, FRANCE Société d'appartenance (facultatif) Prénoms & Nom Rue ADRESSE Code postal et ville Société d'appartenance (facultatif) DATE ET SIGNATURE (S) DU (DES) DEMANDEUR(S) **OU DU MANDATAIRE** (Nom et qualité du signataire) Michel de Beaumont Mandataire n° 92-1016 Le 12 septembre 2002

La loi n°78-17 du 6 janvier 1978 relative à l'informatique, aux fichiers et aux libertés s'applique aux réponses faites à ce formulaire. Elle garantit un droit d'accès et de prectification pour les données vous concernant auprès de l'INPI.